|
Título:
|
Sistema de identificación y explotación de paralelismo en programas lógico-funcionales
|
|
Autores:
|
Sáenz Pérez, Fernando
|
|
Tipo de documento:
|
texto impreso
|
|
Editorial:
|
Universidad Complutense de Madrid, Servicio de Publicaciones, 1995
|
|
Dimensiones:
|
application/pdf
|
|
Nota general:
|
info:eu-repo/semantics/openAccess
|
|
Idiomas:
|
|
|
Palabras clave:
|
Estado = Publicado
,
Materia = Ciencias: Informática: Software
,
Tipo = Tesis
|
|
Resumen:
|
Los lenguajes declarativos en general y los lógico-funcionales en particular poseen una capacidad expresiva para resolver problemas de índole simbólico mayor que los lenguajes imperativos. Sin embargo, esta mayor capacidad expresiva requiere mayor tiempo de cómputo y uso de memoria. El objetivo de esta tesis es el aumento de la eficiencia de un lenguaje lógico- funcional mediante el desarrollo de un sistema de identificación y explotación del paralelismo implícito en los programas. En primer lugar se desarrolla un procedimiento para la identificación local de paralelismo en programas secuenciales con el que se generan programas paralelos. Se desarrollan varias estrategias de icación y de incorporación de granularidad que se estudian y comparan. En egundo lugar se rolla un análisis de independencia de los programas p ara obtener información global de las reglas en el programa para la simplificación de las reglas paralelas. Para ello se liza la interpretación abstracta y se presentan y comparan tres niveles de análisis. En rcer lugar se diseña una máquina abstracta paralela de memoria compartida basada en pilas para la explotación del paralelismo identificado. Esta máquina retiene las limizaciones de las máquinas secuenciales, fundamentalmente durante el cómputo hacia atrás en la desasignación de memoria. Finalmente, se realiza una implementación de la máquina abstracta paralela sobre un multiprocesador de memoria compartida simulado en vhdl, realizándose su validación funcional y tomando medidas de rendimiento. Se plantean diferentes alternativas de diseño para el bus y la memoria cache, que se comparan a partir de las medidas obtenidas.
|
|
En línea:
|
https://eprints.ucm.es/id/eprint/1949/1/T20576.pdf
|
