| Título: | Diseño y desarrollo de entrenador de fpga libre de bajo costo basado en fpga alhambra II |
| Autores: | Álvarez, Luis ; Astudillo, Christian |
| Tipo de documento: | texto impreso |
| Fecha de publicación: | 2019-12-05T15:02:35Z |
| Dimensiones: | application/pdf |
| Nota general: |
openAccess Atribución-NoComercial-SinDerivadas 3.0 Ecuador http://creativecommons.org/licenses/by-nc-nd/3.0/ec/ |
| Idiomas: | Español |
| Palabras clave: | Revista Juventud y Ciencia Solidaria , Revistas Educativas , Publicaciones UPS , Número 2 |
| Resumen: | La presente investigación dentro del proyecto integrador está enfocada en el desarrollo y diseño de una matriz de puertas programables o placa FPGA (Field-Programmable Gate Array), siendo este un dispositivo semiconductor que se caracteriza por tener componentes lógicos programables que comparten una arquitectura de interconexión. Para ello, se toma como base placas ya existentes en el mercado, esto con la finalidad de obtener una herramienta de carácter académico cuyo principal objetivo es buscar la optimización de recursos, y minimización de costos de dispositivos electrónicos orientados al aprendizaje de nuevas tecnologías basadas en plataformas libres. Lo antes indicado nos permite contar con una aplicación de la electrónica digital y la programación de una forma más dinámica, a través de código abierto que permita distribuir tanto el software (open source) como el hardware (open hardware), en beneficio de la comunidad estudiantil, garantizando el uso libre de esta herramienta tecnológica. |
| En línea: | http://dspace.ups.edu.ec/handle/123456789/18129 |
Ejemplares
| Estado |
|---|
| ningún ejemplar |
